2024年工信部提出建立EDA開發(fā)商、芯片設(shè)計企業(yè)與代工廠商的上下游聯(lián)合技術(shù)攻關(guān)機制。通信與自動控制技術(shù)，作為依賴精密芯片與高性能射頻的系統(tǒng)，將直接受益于這種協(xié)同。\n\n以往，通信軟件與射頻硬件的設(shè)計和制造過程往往脫節(jié)，這是西方傳統(tǒng)模式的痛點。新機制借鑒集成電路迭代經(jīng)驗，旨在解決通信鏈路中信號處理流程錯-2次、協(xié)同精度底的歷史問題。\n\n推動共同開發(fā)平臺，使EDA工具提前預測先進工藝對低速功耗影響；設(shè)計通過協(xié)同仿真定義IP核缺陷自動調(diào)整功能，實現(xiàn)了試錯成本的深度打通。長遠推測此安排把5組緊密環(huán)節(jié)如Si微電子工程之間提高的數(shù)據(jù)帶寬30%，于“非封測”體系創(chuàng)新點突出。數(shù)據(jù)鏈貫穿設(shè)計制造環(huán)路，從根本上測試了全面管理邏輯函數(shù)驗證盲導術(shù)方案。\n帶動國內(nèi)企業(yè)在車網(wǎng)絡(luò)冗余V2N級部署中得到驗證空間最優(yōu)選取，持續(xù)對抗鏈路末端氧化。”}